コンピュータ・システム ―プログラマの視点から(電子書籍版)

出版社： 丸善出版
著者：
発行日： 2019-03-29
分野： 基礎・関連科学  >  基礎医学関連科学一般
ISBN： 9784621302019
電子書籍版： 2019-03-29 （電子書籍版）
電子書籍
章別単位での購入はできません
ブラウザ、アプリ閲覧

17,600 円(税込)

購入する

商品紹介

コンピュータ・システムの構造と設計についての多様な側面がプログラマの視点から書かれた一冊。コンピュータ・システムに関する書籍には、ハードウェア・アーキテクチャ、オペレーティング・システム、コンパイラ、ネットワークなど、システムのある一側面について作り手の視点から著されたものが多いなか、本書ではそれらのシステム全体に関する知識をどう活用すればよいプログラムを書けるのか、それらがプログラムの正しさ、性能、利便性にどう影響するかがプログラマの観点から統一的に著されている。本書はx86-64マシン・コードを実行可能なマシンでLinux上のCプログラムがどう動くかに焦点を当てており、読者はすぐに試してみて結果をじかに見ることができる。カーネギー・メロン大学のコンピュータ科学入門コースから生まれた世界的に定評のある教科書の第3版の翻訳。

目次

  • 表紙
  • 監訳者まえがき
  • 序文
  • 著者紹介
  • 監訳者・訳者一覧
  • 目次
  • 第1章 コンピュータ・システム・ツアー
  • 1.1 情報はビット + コンテクストである
  • 1.2 プログラムは別のプログラムによって別の形に翻訳される
  • 1.3 言語システムの働きを理解することは割に合う
  • 1.4 プロセッサはメモリに格納された命令を読んで解釈する
  • 1.5 キャッシュが性能を左右する
  • 1.6 ストレージ・デバイスは階層を形成する
  • 1.7 オペレーティング・システムがハードウェアを管理する
  • 1.8 システムはネットワークを使って他のシステムと通信する
  • 1.9 重要なテーマ
  • 1.10 まとめ
  • 書誌ノート
  • 練習問題の解答
  • 第I部 プログラムの構造と実行
  • 第2章 情報の表現と操作
  • 2.1 情報の格納
  • 2.2 整数の表現
  • 2.3 整数演算
  • 2.4 浮動小数点数
  • 2.5 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第3章 プログラムのマシン・レベルの表現
  • 3.1 歴史的な視点
  • 3.2 プログラムのエンコーディング
  • 3.3 データ・フォーマット
  • 3.4 情報へのアクセス
  • 3.5 算術および論理演算
  • 3.6 制御
  • 3.7 プロシージャ
  • 3.8 配列の配置とそのアクセス
  • 3.9 非均質データ構造
  • 3.10 マシン・レベル・プログラムにおける制御とデータの組み合わせ
  • 3.11 浮動小数点コード
  • 3.12 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第4章 プロセッサ・アーキテクチャ
  • 4.1 Y86 - 64命令セット・アーキテクチャ
  • 4.2 論理設計とハードウェア制御言語HCL
  • 4.3 シーケンシャルなY86 - 64の実装
  • 4.4 パイプライン処理の一般的な原理
  • 4.5 パイプライン化されたY86 - 64の実装
  • 4.6 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第5章 プログラム性能の最適化
  • 5.1 最適化コンパイラの機能とその限界
  • 5.2 プログラム性能の表現
  • 5.3 プログラム例
  • 5.4 ループ非効率性の除去
  • 5.5 関数呼び出しの削減
  • 5.6 不要なメモリ参照の削除
  • 5.7 最新のプロセッサを理解する
  • 5.8 ループ・アンローリング
  • 5.9 並列性の強化
  • 5.10 コンバイン・コードの最適化に対する結果のまとめ
  • 5.11 いくつかの制限事項
  • 5.12 メモリ性能を理解する
  • 5.13 現実世界での生活 : 性能向上のテクニック
  • 5.14 性能ボトルネックを明確にし削除する
  • 5.15 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第6章 メモリ階層
  • 6.1 ストレージの技術
  • 6.2 局所性
  • 6.3 メモリ階層
  • 6.4 キャッシュ・メモリ
  • 6.5 キャッシュに優しいコードを書く
  • 6.6 まとめ : プログラム性能に対するキャッシュの影響
  • 6.7 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第II部 コンピュータ・システム上でのプログラムの実行
  • 第7章 リンク
  • 7.1 コンパイラ・ドライバ
  • 7.2 静的リンク
  • 7.3 オブジェクト・ファイル
  • 7.4 再配置可能オブジェクト・ファイル
  • 7.5 シンボルおよびシンボル・テーブル
  • 7.6 シンボル解決
  • 7.7 再配置
  • 7.8 実行可能オブジェクト・ファイル
  • 7.9 実行可能オブジェクト・ファイルのロード
  • 7.10 共有ライブラリの動的リンク
  • 7.11 アプリケーションからの共有ライブラリのロードおよびリンク
  • 7.12 ポジション非依存コード ( PIC )
  • 7.13 ライブラリのインターポジショニング
  • 7.14 オブジェクト・ファイルを操作するツール
  • 7.15 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第8章 例外的な制御フロー
  • 8.1 例外
  • 8.2 プロセス
  • 8.3 システム・コールにおけるエラー・ハンドリング
  • 8.4 プロセス制御
  • 8.5 シグナル
  • 8.6 非局所的ジャンプ
  • 8.7 プロセスを扱うためのツール
  • 8.8 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第9章 仮想メモリ
  • 9.1 物理アドレシングと仮想アドレシング
  • 9.2 アドレス空間
  • 9.3 キャッシュするツールとしてのVM
  • 9.4 メモリ管理ツールとしてのVM
  • 9.5 メモリ保護ツールとしてのVM
  • 9.6 アドレス変換
  • 9.7 ケース・スタディ : Intel Core i7 / Linux メモリ・システム
  • 9.8 メモリ・マッピング
  • 9.9 動的なメモリ割り当て
  • 9.10 ごみ集め
  • 9.11 Cプログラムでよくあるメモリ関連のバグ
  • 9.12 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第III部 プログラム間のやり取りと通信
  • 第10章 システム・レベルI / O
  • 10.1 UNIX I / O
  • 10.2 ファイル
  • 10.3 ファイルのオープン・クローズ
  • 10.4 ファイルの読み書き
  • 10.5 RIOパッケージを用いたロバストな読み書き
  • 10.6 ファイルのメタデータの読み込み
  • 10.7 ディレクトリの中身の読み込み
  • 10.8 ファイル共有
  • 10.9 I / Oのリダイレクト
  • 10.10 標準I / O
  • 10.11 まとめ : どのI / O関数を用いるべきか ?
  • 10.12 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第11章 ネットワーク・プログラミング
  • 11.1 クライアント・サーバ・プログラミング・モデル
  • 11.2 ネットワーク
  • 11.3 グローバルIPインターネット
  • 11.4 ソケット・インターフェース
  • 11.5 ウェブ・サーバ
  • 11.6 まとめ : TINYウェブ・サーバ
  • 11.7 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 第12章 並行プログラミング
  • 12.1 プロセスによる並行プログラミング
  • 12.2 I / Oマルチプレクシングによる並行プログラミング
  • 12.3 スレッドによる並行プログラミング
  • 12.4 スレッド・プログラムにおける共有変数
  • 12.5 セマフォによるスレッドの同期
  • 12.6 並行処理のためのスレッドの使い方
  • 12.7 他の並行性問題
  • 12.8 まとめ
  • 書誌ノート
  • ホームワーク
  • 練習問題の解答
  • 付録A エラー・ハンドリング
  • A.1 UNIXシステムにおけるエラー・ハンドリング
  • A.2 エラー・ハンドリング・ラッパー
  • 参考文献
  • 索引
  • 奥付

この書籍の参考文献

参考文献のリンクは、リンク先の都合等により正しく表示されない場合がありますので、あらかじめご了承下さい。

本参考文献は電子書籍掲載内容を元にしております。

参考文献

P.851 掲載の参考文献
[1] Advanced Micro Devices, Inc. Software Optimization Guide for AMD64 Processors, 2005. Publication Number 25112.
 
[2] Advanced Micro Devices, Inc. AMD64 Architecture Programmer's Manual, Volume 1 : Application Programming, 2013. Publication Number 24592.
 
[3] Advanced Micro Devices, Inc. AMD64 Architecture Programmer's Manual, Volume 3 : General-Purpose and System Instructions, 2013. Publication Number 24594.
 
[4] Advanced Micro Devices, Inc. AMD64 Architecture Programmer's Manual, Volume 4 : 128-Bit and 256-Bit Media Instructions, 2013. Publication Number 26568.
 
[5] K. Arnold, J. Gosling, and D. Holmes. The Java Programming Language, Fourth Edition. Prentice Hall, 2005.
 
[6] T. Berners-Lee, R. Fielding, and H. Frystyk. Hypertext transfer protocol - HTTP/1.0. RFC 1945, 1996.
 
[7] A. Birrell. An introduction to programming with threads. Technical Report 35, Digital Systems Research Center, 1989.
 
[8] A. Birrell, M. Isard, C. Thacker, and T. Wobber. A design for high-performance flash disks. SIGOPS Operating Systems Review 41 (2) : 88-93, 2007.
 
[9] G. E. Blelloch, J. T. Fineman, P. B. Gibbons, and H. V. Simhadri. Scheduling irregular parallel computations on hierarchical caches. In Proceedings of the 23rd Symposium on Parallelism in Algorithms and Architectures (SPAA), pages 355-366. ACM, June 2011.
 
[10] S. Borkar. Thousand core chips : A technology perspective. In Proceedings of the 44th Design Automation Conference, pages 746-749. ACM, 2007.
 
[11] D. Bovet and M. Cesati. Understanding the Linux Kernel, Third Edition. O'Reilly Media, Inc., 2005.
 
[12] A. Demke Brown and T. Mowry. Taming the memory hogs : Using compiler-inserted releases to manage physical memory intelligently. In Proceedings of the 4th Symposium on Operating Systems Design and Implementation (OSDI), pages 31-44. Usenix, October 2000.
 
[13] R. E. Bryant. Term-level verification of a pipelined CISC microprocessor. Technical Report CMUCS-05-195, Carnegie Mellon University, School of Computer Science, 2005.
 
[14] R. E. Bryant and D. R. O'Hallaron. Introducing computer systems from a programmer's perspective. In Proceedings of the Technical Symposium on Computer Science Education (SIGCSE), pages 90-94. ACM, February 2001.
 
[15] D. Butenhof. Programming with Posix Threads. Addison-Wesley, 1997.
 
[16] S. Carson and P. Reynolds. The geometry of semaphore programs. ACM Transactions on Programming Languages and Systems 9 (1) : 25-53, 1987.
 
[17] J. B. Carter, W. C. Hsieh, L. B. Stoller, M. R. Swanson, L. Zhang, E. L. Brunvand, A. Davis, C. -C. Kuo, R. Kuramkote, M. A. Parker, L. Schaelicke, and T. Tateyama. Impulse : Building a smarter memory controller. In Proceedings of the 5th International Symposium on High Performance Computer Architecture (HPCA), pages 70-79. ACM, January 1999.
 
[18] K. Chang, D. Lee, Z. Chishti, A. Alameldeen, C. Wilkerson, Y. Kim, and O. Mutlu. Improving DRAM performance by parallelizing refreshes with accesses. In Proceedings of the 20th International Symposium on High-Performance Computer Architecture (HPCA). ACM, February 2014.
 
[19] S. Chellappa, F. Franchetti, and M. Puschel. How to write fast numerical code : A small introduction. In Generative and Transformational Techniques in Software Engineering II, volume 5235 of Lecture Notes in Computer Science, pages 196-259. Springer-Verlag, 2008.
 
[20] P. Chen, E. Lee, G. Gibson, R. Katz, and D. Patterson. RAID : High-performance, reliable secondary storage. ACM Computing Surveys 26 (2) : 145-185, June 1994.
 
[21] S. Chen, P. Gibbons, and T. Mowry. Improving index performance through prefetching. In Proceedings of the 2001 ACM SIGMOD International Conference on Management of Data, pages 235-246. ACM, May 2001.
 
[22] T. Chilimbi, M. Hill, and J. Larus. Cache-conscious structure layout. In Proceedings of the 1999 ACM Conference on Programming Language Design and Implementation (PLDI), pages 1-12. ACM, May 1999.
 
[23] E. Coffman, M. Elphick, and A. Shoshani. System deadlocks. ACM Computing Surveys 3 (2) : 67-78, June 1971.
 
[24] D. Cohen. On holy wars and a plea for peace. IEEE Computer 14 (10) : 48-54, October 1981.
 
[25] P. J. Courtois, F. Heymans, and D. L. Parnas. Concurrent control with "readers" and "writers." Communications of the ACM 14 (10) : 667-668, 1971.
 
[26] C. Cowan, P. Wagle, C. Pu, S. Beattie, and J. Walpole. Buffer overflows : Attacks and defenses for the vulnerability of the decade. In DARPA Information Survivability Conference and Expo (DISCEX), volume 2, pages 119-129, March 2000.
 
[27] J. H. Crawford. The i486 CPU : Executing instructions in one clock cycle. IEEE Micro 10 (1) : 27-36, February 1990.
 
[28] V. Cuppu, B. Jacob, B. Davis, and T. Mudge. A performance comparison of contemporary DRAM architectures. In Proceedings of the 26th International Symposium on Computer Architecture (ISCA), pages 222-233, ACM, 1999.
 
[29] B. Davis, B. Jacob, and T. Mudge. The new DRAM interfaces : SDRAM, RDRAM, and variants. In Proceedings of the 3rd International Symposium on High Performance Computing (ISHPC), volume 1940 of Lecture Notes in Computer Science, pages 26-31. Springer-Verlag, October 2000.
 
[30] E. Demaine. Cache-oblivious algorithms and data structures. In Lecture Notes from the EEF Summer School on Massive Data Sets. BRICS, University of Aarhus, Denmark, 2002.
 
[31] E. W. Dijkstra. Cooperating sequential processes. Technical Report EWD-123, Technological University, Eindhoven, the Netherlands, 1965.
 
[32] C. Ding and K. Kennedy. Improving cache performance of dynamic applications through data and computation reorganizations at run time. In Proceedings of the 1999 ACM Conference on Programming Language Design and Implementation (PLDI), pages 229-241. ACM, May 1999.
 
[33] M. Dowson. The Ariane 5 software failure. SIGSOFT Software Engineering Notes 22 (2) : 84, 1997.
 
[34] U. Drepper. User-level IPv6 programming introduction. Available at http://www.akkadia.org/drepper/userapi-ipv6.html, 2008.
 
[35] M. W. Eichen and J. A. Rochlis. With microscope and tweezers : An analysis of the Internet virus of November, 1988. In Proceedings of the IEEE Symposium on Research in Security and Privacy, pages 326-343. IEEE, 1989.
 
[36] ELF-64 Object File Format, Version 1.5 Draft 2, 1998. Available at http://www.uclibc.org/docs/elf-64-gen.pdf.
 
[37] R. Fielding, J. Gettys, J. Mogul, H. Frystyk, L. Masinter, P. Leach, and T. Berners-Lee. Hypertext transfer protocol-HTTP/1.1. RFC 2616, 1999.
 
[38] M. Frigo, C. E. Leiserson, H. Prokop, and S. Ramachandran. Cache-oblivious algorithms. In Proceedings of the 40th IEEE Symposium on Foundations of Computer Science (FOCS), pages 285-297. IEEE, August 1999.
 
[39] M. Frigo and V. Strumpen. The cache complexity of multithreaded cache oblivious algorithms. In Proceedings of the 18th Symposium on Parallelism in Algorithms and Architectures (SPAA), pages 271-280. ACM, 2006.
 
[40] G. Gibson, D. Nagle, K. Amiri, J. Butler, F. Chang, H. Gobioff, C. Hardin, E. Riedel, D. Rochberg, and J. Zelenka. A cost-effective, high-bandwidth storage architecture. In Proceedings of the 8th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pages 92-103. ACM, October 1998.
 
[41] G. Gibson and R. Van Meter. Network attached storage architecture. Communications of the ACM 43 (11) : 37-45, November 2000.
 
[42] Google. IPv6 Adoption. Available at http://www.google.com/intl/en/ipv6/statistics.html.
 
[43] J. Gustafson. Reevaluating Amdahl's law. Communications of the ACM 31 (5) : 532-533, August 1988.
 
[44] L. Gwennap. New algorithm improves branch prediction. Microprocessor Report 9 (4), March 1995.
 
[45] S. P. Harbison and G. L. Steele, Jr. C, A Reference Manual, Fifth Edition. Prentice Hall, 2002.
 
[46] J. L. Hennessy and D. A. Patterson. Computer Architecture : A Quantitative Approach, Fifth Edition. Morgan Kaufmann, 2011.
 
[47] M. Herlihy and N. Shavit. The Art of Multiprocessor Programming. Morgan Kaufmann, 2008.
 
[48] C. A. R. Hoare. Monitors : An operating system structuring concept. Communications of the ACM 17 (10) : 549-557, October 1974.
 
[49] Intel Corporation. Intel 64 and IA-32 Architectures Optimization Reference Manual. Available at http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
 
[50] Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 1 : Basic Architecture. Available at http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
 
[51] Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 2 : Instruction Set Reference. Available at http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
 
[52] Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3a : System Programming Guide, Part 1. Available at http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html.
 
[53] Intel Corporation. Intel Solid-State Drive 730 Series : Product Specification. Available at http://www.intel.com/content/www/us/en/solid-state-drives/ssd-730-series-spec.html.
 
[54] Intel Corporation. Tool Interface Standards Portable Formats Specification, Version 1.1, 1993. Order number 241597.
 
[55] F. Jones, B. Prince, R. Norwood, J. Hartigan, W. Vogley, C. Hart, and D. Bondurant. Memory-a new era of fast dynamic RAMs (for video applications). IEEE Spectrum, pages 43-45, October 1992.
 
[56] R. Jones and R. Lins. Garbage Collection : Algorithms for Automatic Dynamic Memory Management. Wiley, 1996.
 
[57] M. Kaashoek, D. Engler, G. Ganger, H. Briceo, R. Hunt, D. Maziers, T. Pinckney, R. Grimm, J. Jannotti, and K. MacKenzie. Application performance and flexibility on Exokernel systems. In Proceedings of the 16th ACM Symposium on Operating System Principles (SOSP), pages 52-65. ACM, October 1997.
 
[58] R. Katz and G. Borriello. Contemporary Logic Design, Second Edition. Prentice Hall, 2005.
 
[59] B. W. Kernighan and R. Pike. The Practice of Programming. Addison-Wesley, 1999.
 
[60] B. Kernighan and D. Ritchie. The C Programming Language, First Edition. Prentice Hall, 1978.
 
[61] B. Kernighan and D. Ritchie. The C Programming Language, Second Edition. Prentice Hall, 1988.
 
[62] Michael Kerrisk. The Linux Programming Interface. No Starch Press, 2010.
 
[63] T. Kilburn, B. Edwards, M. Lanigan, and F. Sumner. One-level storage system. IRE Transactions on Electronic Computers EC-11 : 223-235, April 1962.
 
[64] D. Knuth. The Art of Computer Programming, Volume 1 : Fundamental Algorithms, Third Edition. Addison-Wesley, 1997.
 
[65] J. Kurose and K. Ross. Computer Networking : A Top-Down Approach, Sixth Edition. Addison-Wesley, 2012.
 
[66] M. Lam, E. Rothberg, and M. Wolf. The cache performance and optimizations of blocked algorithms. In Proceedings of the 4th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pages 63-74. ACM, April 1991.
 
[67] D. Lea. A memory allocator. Available at http://gee.cs.oswego.edu/dl/html/malloc.html, 1996.
 
[68] C. E. Leiserson and J. B. Saxe. Retiming synchronous circuitry. Algorithmica 6 (1-6), June 1991.
 
[69] J. R. Levine. Linkers and Loaders. Morgan Kaufmann, 1999.
 
[70] David Levinthal. Performance Analysis Guide for Intel Core i7 Processor and Intel Xeon 5500 Processors. Available at https://software.intel.com/sites/products/collateral/hpc/vtune/performance_analysis_guide.pdf.
 
[71] C. Lin and L. Snyder. Principles of Parallel Programming. Addison Wesley, 2008.
 
[72] Y. Lin and D. Padua. Compiler analysis of irregular memory accesses. In Proceedings of the 2000 ACM Conference on Programming Language Design and Implementation (PLDI), pages 157-168. ACM, June 2000.
 
[73] J. L. Lions. Ariane 5 Flight 501 failure. Technical Report, European Space Agency, July 1996.
 
[74] S. Macguire. Writing Solid Code. Microsoft Press, 1993.
 
[75] S. A. Mahlke, W. Y. Chen, J. C. Gyllenhal, and W. W. Hwu. Compiler code transformations for superscalar-based high-performance systems. In Proceedings of the 1992 ACM/IEEE Conference on Supercomputing, pages 808-817. ACM, 1992.
 
[76] E. Marshall. Fatal error : How Patriot overlooked a Scud. Science, page 1347, March 13, 1992.
 
[77] M. Matz, J. Hubicka, A. Jaeger, and M. Mitchell. System V application binary interface AMD64 architecture processor supplement. Technical Report, x86-64.org, 2013. Available at http://www.x86-64.org/documentation_folder/abi-0.99.pdf.
 
[78] J. Morris, M. Satyanarayanan, M. Conner, J. Howard, D. Rosenthal, and F. Smith. Andrew : A distributed personal computing environment. Communications of the ACM, pages 184-201, March 1986.
 
[79] T. Mowry, M. Lam, and A. Gupta. Design and evaluation of a compiler algorithm for prefetching. In Proceedings of the 5th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pages 62-73. ACM, October 1992.
 
[80] S. S. Muchnick. Advanced Compiler Design and Implementation. Morgan Kaufmann, 1997.
 
[81] S. Nath and P. Gibbons. Online maintenance of very large random samples on flash storage. In Proceedings of VLDB, pages 970-983. VLDB Endowment, August 2008.
 
[82] M. Overton. Numerical Computing with IEEE Floating Point Arithmetic. SIAM, 2001.
 
[83] D. Patterson, G. Gibson, and R. Katz. A case for redundant arrays of inexpensive disks (RAID). In Proceedings of the 1998 ACM SIGMOD International Conference on Management of Data, pages 109-116. ACM, June 1988.
 
[84] L. Peterson and B. Davie. Computer Networks : A Systems Approach, Fifth Edition. Morgan Kaufmann, 2011.
 
[85] J. Pincus and B. Baker. Beyond stack smashing : Recent advances in exploiting buffer overruns. IEEE Security and Privacy 2 (4) : 20-27, 2004.
 
[86] S. Przybylski. Cache and Memory Hierarchy Design : A Performance-Directed Approach. Morgan Kaufmann, 1990.
 
[87] W. Pugh. The Omega test : A fast and practical integer programming algorithm for dependence analysis. Communications of the ACM 35 (8) : 102-114, August 1992.
 
[88] W. Pugh. Fixing the Java memory model. In Proceedings of the ACM Conference on Java Grande, pages 89-98. ACM, June 1999.
 
[89] J. Rabaey, A. Chandrakasan, and B. Nikolic. Digital Integrated Circuits : A Design Perspective, Second Edition. Prentice Hall, 2003.
 
[90] J. Reinders. Intel Threading Building Blocks. O'Reilly, 2007.
 
[91] D. Ritchie. The evolution of the Unix time-sharing system. AT&T Bell Laboratories Technical Journal 63 (6 Part 2) : 1577-1593, October 1984.
 
[92] D. Ritchie. The development of the C language. In Proceedings of the 2nd ACM SIGPLAN Conference on History of Programming Languages, pages 201-208. ACM, April 1993.
 
[93] D. Ritchie and K. Thompson. The Unix time-sharing system. Communications of the ACM 17 (7) : 365-367, July 1974.
 
[94] M. Satyanarayanan, J. Kistler, P. Kumar, M. Okasaki, E. Siegel, and D. Steere. Coda : A highly available file system for a distributed workstation environment. IEEE Transactions on Computers 39 (4) : 447-459, April 1990.
 
[95] J. Schindler and G. Ganger. Automated disk drive characterization. Technical Report CMU-CS-99-176, School of Computer Science, Carnegie Mellon University, 1999.
 
[96] F. B. Schneider and K. P. Birman. The monoculture risk put into context. IEEE Security and Privacy 7 (1) : 14-17, January 2009.
 
[97] R. C. Seacord. Secure Coding in C and C++, Second Edition. Addison-Wesley, 2013.
 
[98] R. Sedgewick and K. Wayne. Algorithms, Fourth Edition. Addison-Wesley, 2011.
 
[99] H. Shacham, M. Page, B. Pfaff, E.-J. Goh, N. Modadugu, and D. Boneh. On the effectiveness of address-space randomization. In Proceedings of the 11th ACM Conference on Computer and Communications Security (CCS), pages 298-307. ACM, 2004.
 
[100] J. P. Shen and M. Lipasti. Modern Processor Design : Fundamentals of Superscalar Processors. McGraw Hill, 2005.
 
[101] B. Shriver and B. Smith. The Anatomy of a High-Performance Microprocessor : A Systems Perspective. IEEE Computer Society, 1998.
 
[102] A. Silberschatz, P. Galvin, and G. Gagne. Operating Systems Concepts, Ninth Edition. Wiley, 2014.
 
[103] R. Skeel. Roundoff error and the Patriot missile. SIAM News 25 (4) : 11, July 1992.
 
[104] A. Smith. Cache memories. ACM Computing Surveys 14 (3), September 1982.
 
[105] E. H. Spafford. The Internet worm program : An analysis. Technical Report CSD-TR-823, Department of Computer Science, Purdue University, 1988.
 
[106] W. Stallings. Operating Systems : Internals and Design Principles, Eighth Edition. Prentice Hall, 2014.
 
[107] W. R. Stevens. TCP/IP Illustrated, Volume 3 : TCP for Transactions, HTTP, NNTP and the Unix Domain Protocols. Addison-Wesley, 1996.
 
[108] W. R. Stevens. Unix Network Programming : Interprocess Communications, Second Edition, volume 2. Prentice Hall, 1998.
 
[109] W. R. Stevens and K. R. Fall. TCP/IP Illustrated, Volume 1 : The Protocols, Second Edition. Addison-Wesley, 2011.
 
[110] W. R. Stevens, B. Fenner, and A. M. Rudoff. Unix Network Programming : The Sockets Networking API, Third Edition, volume 1. Prentice Hall, 2003.
 
[111] W. R. Stevens and S. A. Rago. Advanced Programming in the Unix Environment, Third Edition. Addison-Wesley, 2013.
 
[112] T. Stricker and T. Gross. Global address space, non-uniform bandwidth : A memory system performance characterization of parallel systems. In Proceedings of the 3rd International Symposium on High Performance Computer Architecture (HPCA), pages 168-179. IEEE, February 1997.
 
[113] A. S. Tanenbaum and H. Bos. Modern Operating Systems, Fourth Edition. Prentice Hall, 2015.
 
[114] A. S. Tanenbaum and D. Wetherall. Computer Networks, Fifth Edition. Prentice Hall, 2010.
 
[115] K. P. Wadleigh and I. L. Crawford. Software Optimization for High-Performance Computing : Creating Faster Applications. Prentice Hall, 2000.
 
[116] J. F. Wakerly. Digital Design Principles and Practices, Fourth Edition. Prentice Hall, 2005.
 
[117] M. V. Wilkes. Slave memories and dynamic storage allocation. IEEE Transactions on Electronic Computers, EC-14 (2), April 1965.
 
[118] P. Wilson, M. Johnstone, M. Neely, and D. Boles. Dynamic storage allocation : A survey and critical review. In International Workshop on Memory Management, volume 986 of Lecture Notes in Computer Science, pages 1-116. Springer-Verlag, 1995.
 
[119] M. Wolf and M. Lam. A data locality algorithm. In Proceedings of the 1991 ACM Conference on Programming Language Design and Implementation (PLDI), pages 30-44, June 1991.
 
[120] G. R. Wright and W. R. Stevens. TCP/IP Illustrated, Volume 2 : The Implementation. Addison-Wesley, 1995.
 
[121] J. Wylie, M. Bigrigg, J. Strunk, G. Ganger, H. Kiliccote, and P. Khosla. Survivable information storage systems. IEEE Computer 33 : 61-68, August 2000.
 
[122] T.-Y. Yeh and Y. N. Patt. Alternative implementation of two-level adaptive branch prediction. In Proceedings of the 19th Annual International Symposium on Computer Architecture (ISCA), pages 451-461. ACM, 1998.
 

書評

最近チェックした商品履歴

Loading...